Design Verification

設計検証(シリコン・フロントエンド-DV)

Design Verification

弊社のASIC / FPGA検証エキスパートは、テスト計画とテストベンチの作成を支援し、また、設計ミスを克服為さるように支援します。弊社の柔軟なビジネスモデルにより、オンサイト、又はオフサイトのコンサルタントを選択する事が出来ます。

能力

  • RTLレベルでの設計検証(DV)。
  • ゲートレベルでの設計検証 (例、ゲートレベル・シミュレーション – ユニット遅延、並びにSDFアノテーション)。
  • 電源認識の検証。
  • 一定の形式に則った正式検証。
  • インフラ開発検証の経験(スティムラス・ジェネレーター、ドライバ、モニタ、スコアボード、アサーション、CPコーディング等を含む)
  • Verilog、システムVerilog、Specman、ベラ、C++、C、並びにシステムC等の言語経験
  • Modelsim, NCSim, VCS, Debussy, MVSIM, MVRC, JasperGold等のツール使用経験
  • 弊社上級管理職は、DVエリアで12年以上の経験
Design for Test and Debug

テスト、及びデバッグ設計(DFT/ DFD)

Design for Test and Debug

高い周波数で動作する何百万ものロジックおよび機能ブロックを含む複雑なASIC / SOCデバイスは、最適化されたフォルト・カバレッジを達成する為の適切なテスト戦略が必要です。 弊社のDFTコンサルタントは、IC設計に於いて、複雑さを増すテスト課題にソリューションを提供致します。

能力

  • DFT、並びにDFD アーキテクチャ/計画
  • 弊社のトップリーダーは、DFT / DFDプリンシパル・アーキテクトとして、いくつかの有名な北米製品会社(AMD / GENESIS / TERANETICS / PLX等)での作業を含む22年以上の経験を持っています
  • 高速プロセッサ/ミックスド・シグナルSOC製品を含む、アーキテクチャからシリコン生産まで50種類以上の設計に対応しました
  • TAPコントローラ(BSCAN)の挿入
  • ANALOG DFT
  • DFD / LIKEテスト・バス・プラン/スキャンダンプ等
  • RO / LBISTの定義と仕様
  • DFTモードSTA
  • 複数のクロックドメイン/パワードメインのハンドリング
  • パターンデバッグ/歩留まり向上
  • RMA分析

当社の専門知識

  • -DFT / DFDアーキテクチャ
  • -SCAN挿入、及びATPGパターン生成
  • -修正済みMBIST